在IBM不久前宣布以“穿透硅通道”(TSV)的垂直互联技术实现处理器芯片的不同单元堆叠取得成功后，以更低廉成本获得高性能高集成度的处理器芯片成为现实。而Intel 也在研究TSV的垂直互联技术，不过进度显然要比IBM慢。对于单位体积内追求更高密集度的半导体行业来说，制造DRAM的厂商同样希望得到这方面的突破。

　　最近，三星公司也获得了这方面的突破。利用WSP技术，将多个DDR2 芯片（晶圆级别的芯片而非平常我们肉眼可见的IC封装）层叠到一个IC封装内。当然，这样技术将让三星能提高每颗颗粒的容量，这将意味着由目前的128Mbit提升到256Mbit乃至更高的1024Mbit，与此同时，2GB以上的内存条上，我们可以看到颗粒越来越少。

　　目前美光的D9HNL 颗粒需要16颗来构成单根2GB的颗粒，而WSP技术有望在单个IC封装进4～8层的DDR2芯片。如果八层叠加，那么2GB的单根内存上，我们只需要2颗颗粒！

[1] [2] 下一页